






Zivile Elliott 12/18 Bit Maschinen, 1968:



Transistorbasiert, ca. 2000 Transistoren pro Maschine auf kleinen Modulen

MIL-SPEC



12-Bit Architektur

Function	Address	Value	Notes
12	11	0	1
11	10	0	1
10	9	0	1
9	8	0	1
8	7	0	1
7	6	0	1
6	5	0	1
5	4	0	1
4	3	0	1
3	2	0	1
2	1	0	1
1	0	0	1

Archaische „Features“:

- Es gibt keinen **Stack** (d.h. man muss selber einen „Basteln“).
- Es gibt kein **Carry-Flag** -> Man muss das oberste Bit selber prüfen und beim Rechnen aufpassen.
- Wie funktionieren **Unterprogrammaufrufe**?
 - Modern: Meist Rücksprungsadresse auf Stack (Ausnahme z.B. ARM)!
 - DG-Nova: Rücksprungsadresse geht in Register AC3
 - PDP-8: Adresse kommt ins erste Wort des Unterprogramms
- Die Rücksprungsadresse wird in die über N (ggf. mit Modifikation) spezifizierte Core-Adresse gelegt und die Zieladresse kommt aus der über das Indexregister B spezifizierten Speicheradresse.
- Fast alle Maschinen haben **Kernspeicher** (einige später auch ROMs), um schnell starten zu können und wg. MIL-SPEC.
- Die frühen Varianten der 18-Bit-Maschinen hatten **keine Register** im eigentlichen Sinne – sie wurden in Kernspeicher gehalten.
- Die **Division** ist „strange“ -> Speicher bestimmt Geschwindigkeit / blockiert die gesamte Maschine.
- Asynchrone Speicherzugriffe** -> Speicher bestimmt Geschwindigkeit / blockiert die gesamte Maschine.

Software:

- Assembler (SIR, SAP)
- Algol (18 Bit)
- Fortran (12/18 Bit)
- Libraries (math,...)
- Später auch:
 - Coral, BASIC
- Kein OS!**

Initial Instructions:

Location	F	M	N	Instruction
5	0	0	1	constant (-1)
6	0	0	1	write modifier
7	0	0	1	read 1st character
8	0	0	1	read 2nd character
9	0	0	1	shift into B
10	0	0	1	form word
11	0	0	1	write into location
12	0	0	1	defined by modifier
13	0	0	1	increment
14	0	0	1	modifier
15	0	0	1	modifier
16	0	0	1	modifier


Processor	Memory	18Bit	12 Bit	Memory	Processor
Add	Cycle	Std/Max		Std/Max	Cycle
1962	23µs	6µs	8k/64k	920A	
1963	10µs	2-5µs	8k/32k	920B	
1967	2.2µs	1µs	8k/128k	920M	
			920C		
1968	?	1-2µs	8k/128k	902	
1970			?	102C	
1973				Minim	
1976	2µs	?	16k/256k	12/12	
1980				4k/32k	
				2µs	
1982				PEC	
				8k/8k	
				1.2µs	
				<2µs	

MIL-SPEC
heißt u.a.
Betrieb bei
-40°C - +85°C

Vor/Nachteile:

- + Skalierbarkeit 12-18 Bit
- + Einfache Struktur->Zuverlässig
- + Geringer Energieverbrauch
- + Wenig Bauraum
- Kein Standard IO-Bus
- Kein OS

Dokumentation/Infos:



18 Bit: 920 Schaltpläne, Software vorhanden;
12 Bit: NIX vorhanden, alles reverse engineered;
SAP, math, EHB (=Sim auf 920!)

„Anwendungen“:

- Zivile Anwendungen v.a. der Kabinett-Varianten 902, 905, 903
- Einsatz in Uni/Schule/Industrie
- MIL-SPEC: Land, See und Luft:

Nimrod MR2: 920, Seeraufklärung




Europa 11+:

Vorläufer der Ariane, letzte Mission:
Navigation, Flugsteuerung 920M, s. Exponat im Dt.Museum



Bastel-Setups



Tornado ADFS: Redundantes System 2 St. 12 Bit Maschine Autopilot/Flightdirector



Früher auch noch: Radar, ECM, ?


SEPECAT Jaguar:



920M, 18 Bit Navigation, NAVWASS

Simulation:

U.a. Sim900al-NT: Algol-Beispiel der Apollo 8 Mission von 1968



DGC, Nova 1200, 1970:



Große Platinen mit TTL-Chips, IO-Slots für verschiedene Erweiterungskarten.

Bootstrap:

Address	Value	Instruction
07757	126440	GET: SUBO 1,1
07760	063612	SKPIN PTR
07761	000777	JMP -1
07762	060512	DIAS
07763	127100	ADOL 1,1
07764	127100	ADOL 1,1
07765	107003	ADD 0,1.SNC
07766	000772	JMP GET+1
07767	001400	JMP 0,3
07770	060112	BSTRP: NIOS PTR
07771	004766	JSR GET
07772	044402	STA 1,+2
07773	004764	JSR GET

16-Bit „RISC“, Microcoded

4 Akkus, incrementierende Core-Zellen, Rolm und DG-Nova >80% kompatibel (bis inkl. Eclipse/Nov3)

ADDRESS TYPE	FUNCTION	INDEX	DISPLACEMENT
0	0	0	0
1	1	1	1
2	2	2	2
3	3	3	3
4	4	4	4
5	5	5	5
6	6	6	6
7	7	7	7
8	8	8	8
9	9	9	9
10	10	10	10
11	11	11	11
12	12	12	12
13	13	13	13
14	14	14	14
15	15	15	15


Software:

- Assembler (asm)
- Algol, COBOL
- Fortran, Pascal
- RDOs, RTOS, BASIC,
- viele weitere <->DG
- Später auch:
 - Ada für mil-spec Anwendungen (MSE)

Varianten:

MANUFACTURER & MODEL	Processor	Memory	18Bit	12 Bit	Memory	Processor
1962	23µs	6µs	8k/64k	920A		
1963	10µs	2-5µs	8k/32k	920B		
1967	2.2µs	1µs	8k/128k	920M		
				920C		
1968	?	1-2µs	8k/128k	902		
1970			?	102C		
1973				Minim		
1976	2µs	?	16k/256k	12/12		
1980				4k/32k		
				2µs		
1982				PEC		
				8k/8k		
				1.2µs		
				<2µs		

Dokumentation/Infos:



Einige Doku für frühe Systeme bis MSE14 vorhanden; Software 1:1 DG

IO-Module:

3310	Terminal Interface
3320	Option 07 Punch Interface
3320	Paper Tape Interface
3330	Line Printer Interface
3362	Analog MUX
3364	Magnetic Tape Controller
3382	Peggy Disk Interface
3389	Real Time Clock
3395	Programmable Interval Timer
3541	Output Buffer, 3 X 16 bits
3542	Parallel Input, 3 X 16 bits
3543	Differential I/O Buffer (8-bit)
3545	Serial IO
3550/3890/3904	Multiprocessor Communications Adapter/NCA Terminator
3568	I/O Bus Expander
3568	I/O Repeater
3565	Analog Digital Converter
3566	Priority/Load Module
3567	Priority/Load Module B
3769	ALM
3342	Fixed Head Disk System
3343	Fixed Head Disk Controller
3349	Fixed Head Disk Controller
3369	Dual Mode Magnetic Tape Drive Controller
3370	Printer/Plotter Controller
3400	Naval Tactical Data System (NTDS) Interface Modules
3504	Real-Time Clock (1603/1603A)
3540	Parallel I/O Buffer (16-bit)
3549	System Interrupts
3562	I/O Bus Terminator
3563	I/O Bus Repeater
3564	Data Channel Controller
3568	Memory Load Module
3569	Memory Load Module
3580	Intelligent Asynchronous Controller
3660/3661	Analog Multiplexer
3662	Analog Multiplexer
3762	Synchronous Interface
3765	Asynchronous Interface
3766	Asynchronous Multiplexer
3767/3768	Synchronous Line Multiplexer
3771/3781	NTDS Interfaces
4055	Fixed-Disk Adapter
5023	I/O Tester Module
8144	Disk Interface for MSE/800

AN/SLQ32 „Radarwarner“




Trailblazer ESM/ELINT



Fragen

erik@baigar.de

©2014, Dr. Erik Baigar, Gotzmannstrasse 5/1, D81245 München



RUGGED NOVA